台积电将微通道散热技术纳入研发蓝图
相关推荐
台积电暂用微凸块封装 HBM，要求开发 5μm 方案
火星财经消息，据材料行业消息人士 9 月 2 日透露，台积电预计短期内继续使用传统微凸块技术而非混合键合，用于连接高带宽存储器 HBM 与 AI 加速器的先进封装。考虑到相关材料开发周期，更细间距微凸块预计将沿用至 HBM4 后期及 HBM5 早期。台积电已要求材料和设备合作伙伴开发约 5 微米级凸块的键合和底部填充解决方案，韩国和日本供应商已开始开发，5μm 级凸块量产预计于 2028 年下半年开始。目前第三代扩展 HBM 即 HBM3E 的凸块高度约 15–25μm，HBM4 接近约 10μm。日本材料供应商此前表示难以保证 15μm 以下品质。缩短并细化凸块是因为 HBM 立方体高度限制及更高互连密度需求。JEDEC 规定 HBM 堆叠最大高度为 775μm。在台积电先进 CoWoS 封装中，GPU 与存储器供应商已组装的 HBM 堆叠通过微凸块安装到硅中介层上，16 层 DRAM 晶粒堆叠由 SK hynix 和三星电子等在 HBM 封装内完成。第一代和第二代 HBM 使用较大焊料凸块，微凸块在 HBM3 代左右成为主流。SK hynix 使用 MR-MUF 工艺，三星电子使用 TC-NCF。混合键合通过直接键合铜焊盘可实现更薄更密互连，台积电已在 SoIC 平台用于逻辑芯片堆叠，但 HBM 仍以微凸块连接中介层。
台积电 CoWoS 订单爆满外溢，传英特尔马来西亚厂支援后段封装
火星财经消息，据经济日报报道，台积电先进封装 CoWoS 产能供不应求，业界传出后段部分订单已外溢至英特尔旗下马来西亚厂，由英特尔以部分产能协助封装，服务共同大客户，打破过往生态系竞争惯例。台积电董事长魏哲家此前在法说会上表示，台积电专注前段先进封装，后段短缺部分“乐见更多厂商供应产能”，为共同客户提供灵活替代方案。报道指出，先进封装产能瓶颈主要在后段放量速度低于前段制程，CoWoS 产能缺口扩大迫使订单外溢。SemiAnalysis Chipbook 数据显示，已有约 13 亿美元 HBM 运往马来西亚，业界分析指英特尔当地厂应已具备大规模 HBM 整合能力。英特尔 CEO 陈立武表示，EMIB-T 技术正在确保可靠良率，CoWoS 产能不足背景下“英特尔处于能够提供支援的独特位置”。欣兴、日月光投控、家登等重叠供应链有望同步受惠，其中欣兴股价当日涨超 7%。英特尔 EMIB-T 相关应用目标 2027 年量产。
CoWoS封装产能告急 台积电进一步扩大外包产能
火星财经消息,英伟达的GPU订单已经把台积电的封装产线挤到极限，台积电不得不决定将AI芯片制造核心工席CoWos中的CoW(晶圆上芯片)封装产能进一步外包给日月光等封测厂商。CoWoS是台积电用于AI芯片的2.5D封装技术，AI处理器位于芯片中心，HBM(高带宽内存)环绕四周，通过中介层连接。(财联社)
分析：英伟达或调整Rubin Ultra HBM规格，以缓解HBM供应压力
火星财经消息，8 月 4 日，Citrini 分析师 Jukan 发文表示，英伟达正在讨论调整下一代 Rubin Ultra GPU 的 HBM 配置方案，可能将主版本从 HBM4E 12Hi 384GB 调整为 HBM4 8Hi 192GB，并在后续推出 HBM4E 8Hi 版本。 分析称，若英伟达 2027 年 CoWoS 产能分配达到 120 万片，预计其加速器产量约为 990 万颗，其中 Rubin Ultra 产量约 160 万颗。若采用较低规格 HBM 方案，英伟达 2027 年 HBM 需求预计将从 241 亿 Gb 下降至 216 亿 Gb，降幅约 10%，整体 HBM 需求可能下降约 4%。 Jukan 认为，此次「降规格」并非需求减弱，而是英伟达在 HBM 供应有限情况下，提高加速器产量的策略。由于 DRAM 厂商 HBM 扩产速度无法匹配台积电先进制程及封装产能扩张，HBM 供应成为 AI 芯片产出的限制因素。 此外，DRAM 厂商也难以大幅调整产能分配。目前消费电子领域智能手机和 PC 厂商正受到存储短缺影响，进一步削减传统 DRAM 供应可能加剧终端市场压力。 分析认为，英伟达通过调整 HBM 配置，有望在有限存储资源下释放更多 AI 加速器产能，同时缓解 HBM 供应瓶颈。
Citrini观点：英伟达护城河依然深厚，HBM4成本翻倍推升Rubin售价，高毛利与强定价权未受动摇
火星财经消息，7 月 28 日，Citrini 分析师 Jukan 引用富邦证券《2027 半导体展望》报告指出，尽管 HBM4 成本将从 HBM3e 的 17-18 美元/GB 大幅跳升至 2026 年的 31-32 美元/GB，推升英伟达 Rubin GPU 售价至约 7.8 万至 8 万美元，但英伟达仍能维持 75% 至 80% 的高毛利率水平，其定价权与成本传导能力未被动摇。报告中同时指出，定制 ASIC 的 HBM 成本可能更高，达到 35-36 美元/GB，意味着 2027 年 HBM 成本将翻倍。 富邦证券报告对 AI 市场需求保持乐观，认为尽管市场近期担忧 AI 通胀，但 Token 成本仍是驱动云服务商资本支出的更重要因素。在架构层面，英伟达新机架仍计划使用相同数量的计算芯片，机架内仍用线缆做 Scale-up，机架间则用 NPO/CPO 做 Scale-out。此外谷歌计划 2028 年部署 1200 万至 1500 万颗 TPU，产能消耗较 2027 年翻倍以上；英特尔 EMIB 产能预计 2027 年底增至每月 2.4 万至 2.5 万片，台积电则放缓 SoIC 扩张以优先扩大 CoWoS 产能。 核心结论为：即便成本结构发生变化，英伟达在 AI 算力生态中的定价权、毛利率和需求支撑仍然构筑了难以撼动的竞争壁垒。
分析师：HBM封装路线生变，SPHBM4或将AI芯片瓶颈推向底层芯片
火星财经消息，6 月 23 日，分析师 Damnang 在 6 月 22 日发布的文章中称，JEDEC 新发布的 SPHBM4 标准，并不是让 DRAM 本身变得更快、更大或更便宜，而是改变 HBM 与 GPU 的连接方式。传统 HBM4 需要通过硅中介层连接 GPU，而 SPHBM4 试图让 HBM 绕过硅中介层，直接连接到有机封装基板。 SPHBM4 的技术核心，是复用 HBM4 的 DRAM 堆叠，只重新设计最底部的 base die。传统 HBM4 拥有 2048 个数据信号引脚，必须依赖硅中介层处理极密的连接间距；SPHBM4 则把引脚数量降至 512 个，并通过 4:1 串行化把单针速度提高四倍，从而在理论上维持接近 HBM4 的总带宽。 Damnang 认为，这项标准的关键不在于「便宜 HBM」，而在于释放先进封装产能。HBM 固然昂贵且紧缺，但在 AI 加速器出货中，硅中介层和 CoWoS 同样是重要瓶颈。如果 HBM 不再占用中介层面积，同样的中介层晶圆产能就可能支持更多封装出货。 文章估算，在高端 AI 加速器中，HBM 占用的硅中介层面积可能接近一半。若这部分面积被移出，单片晶圆可支持的封装数量理论上可能提升至 1.5 到 2 倍。不过，实际效果仍取决于采用率、良率、产品配置以及剩余 GPU 侧中介层面积。 因此，SPHBM4 真正释放的是产能，而不是单颗芯片成本。即使类似技术能节省 22% 至 40% 的封装成本，放到整颗 AI 加速器总成本中，也只是个位数百分比。相比每颗芯片节省数百美元，更重要的是出货瓶颈被打开后，GPU 和 ASIC 产量可能提升。 受益者也未必直观。短期看，即便某家云厂商或芯片公司率先采用 SPHBM4，释放出的 CoWoS 产能也可能被台积电重新分配给排队客户，而最有能力吸收新增产能的仍可能是英伟达。对云厂商自研 ASIC 来说，SPHBM4 的价值则更偏长期：减少对大面积硅中介层的依赖，提高设计和出货自由度。 产业链价值也会随之移动。Damnang 称，SPHBM4 会把技术负担从基板和硅中介层，转移到 base die 的高速逻辑设计。因为单针速度提高后，PHY、SerDes、时钟恢复、均衡和纠错电路都会变得更重要。HBM 竞争的重心，可能从「谁能堆得更高」转向「谁能把底层逻辑做得更好」。 公司层面，三星因同时具备存储、先进逻辑制程和封装能力，拥有垂直整合优势；SK 海力士和美光则更依赖台积电先进节点实现复杂 base die；台积电即使面临中介层面积缩小，也仍掌握 CoWoS 和 base die 代工；英特尔则凭借 EMIB、高速互联和先进封装能力，成为潜在变量。 不过，SPHBM4 目前仍处于「标准发布、等待采用」阶段。接下来需要观察三件事：哪家存储厂率先推出 SPHBM4 产品，大型云厂商是否把该设计纳入自研 ASIC，以及 JEDEC 是否公开完整技术细节。 Damnang 是一名长期关注半导体和 AI 基础设施的分析师，其 Substack 主要发布半导体、存储器、先进封装、晶圆代工和 AI 芯片产业链分析，特点是把复杂工程问题拆解成投资者也能理解的产业逻辑。